(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-235840

(43)公開日 平成7年(1995)9月5日

(51) Int.Cl.8

識別記号

庁内整理番号

FΙ

技術表示箇所

H03F 1/02

1/02 3/45 7509 - 5 J

...

Z

審査請求 未請求 請求項の数6 OL (全 6 頁)

(21)出願番号

特願平6-26771

(22)出願日

平成6年(1994)2月24日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 中川原 智賢

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝マルチメディア技術研究所内


(74)代理人 弁理士 須山 佐一

(54) 【発明の名称】 可変利得増幅回路

(57)【要約】

【目的】 消費電流の増加が少なく、周波数特性の劣化の少ない、線形性のよい I C化に適した可変利得増幅回路を提供する。

【構成】 ベースを入力とする第1のトランジスタ対1の各々のコレクタ電流を、第1のダイオード対11のバイアス電流とする。第1のダイオード対11の電圧差をベース入力とする第2のトランジスタ対2の共通エミッタに電流源22を接続する。第1のトランジスタ対1のエミッタにコレクタ電流路をそれぞれ接続し、ベースを互いのコレクタ電流路に接続した第3のトランジスタ対3のエミッタ間を抵抗30で接続するとともに、それぞれのエミッタに電流源20,21を接続し、バイアス電流を供給する。第2のトランジスタ対2のコレクタから出力を得る。



1

【特許請求の範囲】

【請求項1】 ベースを入力とする第1のトランジスタ 対と、

前記第1のトランジスタ対の各々のコレクタ電流をバイ アス電流とするPN接合対と、

前記PN接合対の電圧差をベース入力とする共通エミッ タに電流手段を有した第2のトランジスタ対と、

前記第1のトランジスタ対のエミッタにコレクタ電流路 をそれぞれ接続し、ベースを互いのコレクタ電流路に接 続し、エミッタ間をインピーダンス手段で接続するとと もに、エミッタにバイアス電流を供給する電流供給手段 を有した第3のトランジスタ対とを備え、

前記第2のトランジスタ対のコレクタから出力を得るこ とを特徴とする可変利得増幅回路。

【請求項2】 第3のトランジスタ対は、ベースが互い のコレクタ電流路に直流レベルシフト手段またはインピ ーダンス手段を介して接続されたことを特徴とする請求 項1記載の可変利得増幅回路。

【請求項3】 ベースを互いのコレクタ電流路に接続 有した第1のトランジスタ対と、

前記第1のトランジスタ対の各々のコレクタ電流をパイ アス電流とするPN接合対と、

前記PN接合対の電圧差をベース入力とする共通エミッ タに電流源を有した第2のトランジスタ対と、

前記第1のトランジスタ対のエミッタ間にインピーダン ス手段と直列接続した入力電圧手段とを備え、

前記第2のトランジスタ対のコレクタから出力を得るこ とを特徴とする可変利得増幅回路。

【請求項4】 入力電圧手段は、ベースを入力とする第 30 3のトランジスタ対と、第3のトランジスタ対のエミッ タに各々のコレクタ電流路が接続され、ベースが互いの コレクタ電流路に接続され、エミッタにバイアス電流を

G = I 2 / (R e / 2 + r e) I 1

となる。ここで、reは第1のトランジスタ対1のエミ ッタ微分抵抗であり、ポルツマン定数をk、電子の電荷

r e = q I 1 / k T

である。ここで、電流値 I 1 か抵抗値 R e を大きくする と r e は無視でき、式 (1) は式 (3) のようになる。

G = (2/Re) I2/I1

従って、式(3)から電流値 11 と 12 の比を変化させ ることにより、利得Gを任意に変えることができ、しか も非線形要素であるエミッタ微分抵抗reがないので、 入出力の線形性がよいことがわかる。

【0005】しかしながら、reの影響を無視するため に電流値 I 1 を大きくすると消費電流の増大となり I C 化した場合問題となる。また、抵抗値Reを大きくする と利得Gが低下するので、利得Gの低下を防ぐために電 流値 12 を大きくしなければならず、やはり消費電流の 増大となりIC化した場合問題となる。従って、実際に 50 【0007】このように接続することでフィードバック

供給する電流供給手段を有した第4のトランジスタ対か ら成り、第4のトランジスタ対のエミッタを電圧出力と したことを特徴とする請求項3記載の可変利得増幅回 路。

2

【請求項5】 第1または第4のトランジスタ対は、ベ ースが互いのコレクタ電流路に直流レベルシフト手段ま たはインピーダンス手段を介して接続されたことを特徴 とする請求項4記載の可変利得増幅回路。

【請求項6】 PN接合対のバイアス電流、または第3 10 のトランジスタ対のコレクタ電流を合成する電流合成手 段を有したことを特徴とする請求項3または4記載の可 変利得増幅回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、信号振幅レベルを調 整するための増幅等に用いられる可変利得増幅回路に関 する。

[0002]

【従来の技術】従来より可変利得増幅回路としては、図 し、エミッタにバイアス電流を供給する電流供給手段を 20 8に示す、所謂ギルバートのゲインセル回路が知られて いる。図8はベースを入力とし、各々のエミッタに電流 源20,21を有するとともに、エミッタ間を抵抗30 により接続した第1のトランジスタ対1と、そのコレク 夕電流をバイアス電流とするアノードがバイアス電圧源 に接続された第1のダイオード対11と、第1のダイオ ード対11のそれぞれのカソード電圧をベース入力と し、共通エミッタに電流源22を持つ第2のトランジス タ対2から構成され、そのコレクタから電流出力を得る ことができる。

> 【0003】このような構成によれば、その入出力間の 利得Gは抵抗30の抵抗値をRe、電流源20,21と 22の電流値をそれぞれ 11、12 とすると、

> > (1)

量をq、絶対温度をTとすると、

(2)

[0004]

... (3)

はreの影響は無視できず、入出力信号の線形性をよく できなかった。

【0006】そこで、このような問題を改善するものと して図9に示す回路が知られている。図9は図8の回路 の第1のトランジスタ対1のトランジスタのベースとオ ペアンプ40,41の出力端を各々接続し、オペアンプ 40,41の反転入力端をエミッタと各々接続し、入力 信号をオペアンプ40, 41の非反転入力端に与えるよ うにしたものである。

ループが構成され、トランジスタ対1の各々のトランジ スタのエミッタ微分抵抗reはオペアンプ40,41の 利得の逆数倍となる。

【0008】従って、オペアンプ40,41の利得が充 分高いとするとreの影響は無視でき、電流値 11 と抵 抗値Reは入力信号の振幅に見合った入力ダイナミック レンジが得られるようにすればよい。これにより、電流 値IIと抵抗値Reは小さくすることができ、消費電流 は抑えられるので、IC化に際し消費電流の問題はなく なる。

【0009】しかしながら、一般にオペアンプは周波数 特性が悪いので、図9の回路では比較的高い周波数の信 号を扱うことができず、応用範囲が限られてしまうとい う問題があった。

[0010]

【発明が解決しようとする課題】以上述べたように従来 の可変利得増幅回路では、入出力の線形性が悪く、これ を改善しようとすると消費電流が増大したり、周波数特 性が悪化するという問題があった。

【0011】この発明は消費電流の増加が少なく、周波 20 数特性の劣化の少ない、線形性のよいIC化に適した可 変利得増幅回路を提供することにある。

[0012]

【課題を解決するための手段】この発明は、ベースを入 力とする第1のトランジスタ対と、第1のトランジスタ 対の各々のコレクタ電流をバイアス電流とするPN接合 対と、PN接合対の電圧差をベース入力とする共通エミ ッタに電流源を有した第2のトランジスタ対と、第1の トランジスタ対のエミッタに各々のコレクタ電流路が接 続され、ベースが互いのコレクタ電流路に直接あるいは 直流レベルシフトまたはインピーダンス手段を介して接 続され、エミッタ間が抵抗で接続されるとともにエミッ タにバイアス電流を供給する電流供給手段を有した第3

> G = I2 / (Re/2 + re - re) I1= (2/Re) I2/I1

となり、非線形要素であるエミッタ微分抵抗 r e の影響 がないので、優れた線形性を得ることができる。

【0016】図10には、同じ条件で図8と図1の直流 伝送特性をシミュレーションした結果を示し、図11に は、図10の電流出力を入力で微分した、相互コンダク タンスを示す。図11から判るように、従来のに比べ、 この実施例の相互コンダクタンスは非常に平坦であり、 線形性が優れている。

【0017】図2は、図1に示した実施例を変形したこ の発明の他の実施例を説明するための回路図である。図 1との違いは、ダイオード対11をベースがバイアス電 圧源に接続された第4のトランジスタ対4に変更した点 と、第3のトランジスタ対3の互いのベースとコレクタ を直流レベルシフト手段50,51を介して接続した点 にある。

のトランジスタ対から成り、第2のトランジスタ対のコ レクタから出力を得るようにしたものである。また、ベ ースが互いのコレクタ電流路に直接あるいは直流レベル シフトまたはインピーダンス手段を介して接続され、エ ミッタにバイアス電流を供給する電流供給手段を有した 第5のトランジスタ対と、第5のトランジスタ対の各々 のコレクタ電流をバイアス電流とするPN接合対と、P N接合対の電圧差をベース入力とする共通エミッタに電 流源を有した第6のトランジスタ対から成り、第5のト 10 ランジスタ対のエミッタ間に抵抗と直列に入力手段を接 続し、第6のトランジスタ対のコレクタから出力を得る ようにしたものである。

[0013]

【作用】このように構成した可変利得増幅回路では、バ イアス電流の大小に関わらずエミッタ微分抵抗の影響を なくすことができるので、消費電流の増大も少なくて線 形性を改善でき、オペアンプを用いる必要がないことか ら、周波数特性の劣化も少なく比較的高い周波数も扱う ことができる。さらに、低電圧動作が可能となる。

[0014]

【実施例】以下、この発明の実施例について図面を参照 して詳細に説明する。図1はこの発明の一実施例を説明 するための回路図である。図8との違いは、第1のトラ ンジスタ対1の各々のエミッタと、抵抗30と電流源2 0,21の接続点との間に、互いのベースとコレクタを 接続した第3のトランジスタ対3を挿入した点にある。

【0015】このように構成した回路では、第1とトラ ンジスタ対1のエミッタ微分抵抗reは、互いのベース とコレクタを接続した第3のトランジスタ対3からなる 30 負性インピーダンス回路で発生させた負のエミッタ微分 抵抗、即ち一reによりキャンセルされるので、入出力 間の利得Gは、

(4)

【0018】図1では、第3のトランジスタ対3のトラ ンジスタが飽和するところで入力レベルが制限される。 従ってトランジスタのベース・エミッタ電圧Vbeを 0. 7V、飽和電圧Vcesat を0.2Vとすると、最大入力 40 レベルは2 (Vbe-Vcesat) = 1. 0Vppとなり、 これ以上の信号は扱えない。

【0019】これに対してこの実施例によれば、直流レ ベルシフト手段50,51により、第3のトランジスタ 対3のトランジスタが飽和する最大入力レベルを大きく することができる。例えば、直流レベルシフト手段5 0,51により直流レベルを0.7Vシフトさせると、 最大入力レベルは2(Vbe+O. 7ーVcesat)=2. 4 Vppまで広がる。また、直流レベルシフト手段50, 51をインピーダンス手段にすると、入力信号源のイン 50 ピーダンスによる周波数特性を補正することができ、広

帯域に渡って良好な周波数特性を得ることができる。

【0020】図3はこの発明の第2の他の実施例を説明するための基本的な概念構成を示している。図3は、ベースを互いのコレクタ電流路に接続し、エミッタにはは、流源23、24がそれぞれ接続され、エミッタ間には入力電圧手段71と抵抗31が直列に接続された第5のトランジスタ対5と、第5のトランジスタ対5のコレクタとバイアス電圧源間に第2のダイオード対12を接続し、第2のダイオード対12を接続し、第2のダイオード対12のカソードをベースにそれぞれ接続した共通エミッタに電流源25を持つ第6のトランジスタ対6から構成されている。

【0021】このような構成によれば、第5のトランジスタ対5のエミッタのインピーダンスはほぼ琴であるのでエミッタ電圧は常に一定であり、入力電圧手段60から入力された信号は抵抗31によって線形性よく電流変換される。この電流が第2のダイオード対12のバイアス電流になるので、第6のトランジスタ対6のコレクタから線形性のよい出力電流が得られる。

【0022】この実施例では、図1や図2で得られた利点に加え、電源Vccと基準電位との間に縦に積み重なる素子が少ないことから、低電圧での駆動が可能である利点がある。

【0023】図4はこの発明の第3の他の実施例を説明するための回路図である。この実施例は図3の実施例の変形したもので、図3の第2のダイオード対12をベースがバイアスされた第7のトランジスタ対7に、また第5のトランジスタ対5の互いのベースとコレクタをそれぞれ直流レベルシフト手段50、51を介して接続している。

【0024】このように構成することで、図2の実施例と同様に第5のトランジスタ対5の飽和に対して改善できる。また、直流レベルシフト手段50,51をインピーダンス手段とすることで、周波数特性も改善できる。

【0025】図5は、入力電圧手段71の具体的回路を含む、図3の完全な回路構成例である。図5は入力電圧手段71が、ベースを入力とする第8のトランジスタ対8と、第8のトランジスタ対8のエミッタに互いのベースをコレクタと各々接続したエミッタに電流源26,27をそれぞれ持つ第9のトランジスタ対9から構成されており、抵抗31の代わりに第9のトランジスタ対9と第5のトランジスタ対5のエミッタ間をそれぞれ抵抗31a,31bで接続している。

【0026】図5の構成によれば、入力電圧手段71も やはり電源Vccと基準電圧間に縦に積み重なる素子が 少ないので、低電圧動作が容易に実現できる。

【0027】図6は、図5の変形例である。

【0028】図5との違いは、第2のダイオード対12を、ベースをバイアスした第7のトランジスタ対7にした点だけであるが、第7のトランジスタ対7の2つのコレクタ端と第8のトランジスタ対8の2つのコレクタ端 50

をそれぞれ接続し、端子80,81とすることで、図5の回路は等価的に図7に示すように全体として1つの差動トランジスタ対として働く。

【0029】図7は、電流源28,29をエミッタにそれぞれ接続した入力信号の平均直流電圧を入力とする第1の等価トランジスタQ71とバイアス電圧を入力とする第2の等価トランジスタQ70と、エミッタ間に接続された抵抗32からなり、コレクタ端80,81から出力電流が得られるようになっている。

10 【0030】この場合、抵抗32の等価抵抗値は抵抗3 1a,31bの抵抗値の並列値であり、電流源28,2 9の電流値はそれぞれ電流源26,27の電流値の和と 電流源23,24の電流値の和となる。従って、図7の 等価回路から分かるように図6の回路構成1つで2つの 信号処理が可能となる。

【0031】このことは、第2のダイオード対12のバイアス手段として、例えばベース接地回路のエミッタ電圧を利用することで、ベース接地回路のコレクタ端から第2のダイオード対12の2つのバイアス電流の合成電流出力が得られるので、図5に対しても可能である。但し、この場合、ベース接地回路に必要な電圧分だけ図6より高い電圧が必要である。

【0032】また、これから判るように、図5、図6の入力信号の平均電流電圧とバイアス電圧を正確に管理しないと、第2のダイオード対12のバイアス電流が変化するので、利得も変化してしまう問題を生じる。これに対しては、図5の場合、バイアス電圧をバイアス電流とし、この電流値を一定に保つことで対処できる。図6の場合は、コレクタ端81の出力電流が一定になるようにバイアス電圧または入力信号の平均電流電圧を制御すればよい。

【0033】以上、この発明の実施例を述べてきたが、これらに限定されるわけではなく、種々の応用が可能である。例えば、実施例の中で説明したようにダイオードはトランジスタに置き換えてもよく、要するにPNPNトランジスタのみで構成しているが、周波数特性のよいNトランジスタのみで構成しているが、周波数特性にしてもよい。またエミッタに接続した抵抗と電流源は所謂にしてもよく、抵抗にかぎらず容量と電圧を組合わせたインピーダンス手段でもよく、さらに言えば必ずしも抵抗や電流源は全て必要なわけではなく必要に応じて削除してもよい。

【0034】要するに負性インピーダンス回路でエミッタ微分抵抗をキャンセルすることで線形動作を可能にし、PN接合対と差動トランジスタ対による圧縮伸長を利用した可変利得増幅回路は全てこの発明の対象となる。

0 [0035]

【発明の効果】以上説明したように、この発明によれ ば、消費電流の増加が少なくて直線性がよく、周波数特 性の劣化も少なく、また低電圧動作が可能であり、更に は1つの回路で2つの信号処理が可能であり、 I C化に 適した可変利得増幅回路を得ることができる。

【図面の簡単な説明】

【図1】この発明の可変利得増幅回路の一実施例を説明 するための回路図。

【図2】この発明の他の実施例を説明するための回路 図。

【図3】この発明の第2の他の実施例を説明するための 基本的な概念構成図。

【図4】この発明の第3の他の実施例を説明するための

【図5】図3のより具体的な回路例を説明するための回 路図。

8 【図6】図5を変形した図3のより具体的な回路例を説 明するための回路図。

【図7】図6の等価回路図。

【図8】従来の可変利得増幅回路を説明するための回路 図、

【図9】別の従来の可変利得増幅回路を説明するための 回路図。


【図10】従来とこの発明の直流伝送特性を示す入出力 特性図。

【図11】図10の電流出力を入力で微分した相互コン ダクタンスを示す特性図。


【符号の説明】

1~9…トランジスタ対、 11, 12…第1のダイオ ード対、 20~27…電流源、 30, 31, 31 a, 31b…抵抗、 50, 51…直流レベルシフト手 71…入力電圧手段


【図1】



【図2】



【図3】



[図4]

